

طرح درس		
دانشکده: فناوریهای صنعتی	رشته: مهندسی برق	گرایش: کنترل
نام درس: مباحث ویژه در کنترل ۲	تعداد واحد: ۳ واحد	درس یا دروس پیش نیاز: مدارهای منطقی - معماری کامپیوتر
تقویم آموزشی دانشگاه: نیمسال اول ۱۴۰۰-۱۴۰۱	زمان تحویل تکالیف: بصورت هفتگی تکلیف تحویل گرفته می شود	تاریخ امتحان: بعد از اتمام ۱۶ هفته
روز، ساعت و مکان کلاس:	سه شنبه ۱۱:۰۰ لغایت ۱۲:۳۰ و سه شنبه ۱۴:۰۰ لغایت ۱۵:۳۰	گرددش علمی و بازدید: ندارد

هدف کلی درس: یکارگیری زبان وریلاگ به عنوان یکی از زبانهای توصیف سخت افزار، برای پیاده سازی الگوریتم های کنترلی بر روی بوردهای آموزشی FPGA را بصورت عملی، هدف اصلی این درس است. این بوردها امروزه به عنوان یکی از توانمندترین ابزارهای پردازش سیگنالهای دیجیتال در صنایع الکترونیک و مخابرات مورد استفاده قرار می گیرند. تنها بستر موجود برای پیاده سایی عملی کنترلهای فازی، شبکه های عصبی و سیستمهای کنترلی دیجیتال با سرعت پردازش بالا و موازی، همین ساختار است.

هفته	مورخ	رئوس مطلب
اول	۱۴۰۰/۰۸/۱۸	جلسه اول: معرفی اجمالی FPGA و بیان تفاوتهای آن با میکروکنترلرها - مثالهای کاربردی از FPGA جلسه دوم: یادآوری نکات مهم و کلیدی درس مدارهای منطقی با چند مثال - آموزش و سپس حل مثال توسط دانشجویان
دوم	۱۴۰۰/۰۸/۲۵	جلسه سوم: معرفی تاریخچه تکامل مدارهای منطقی قابل برنامه ریزی - معرفی معماری PLA به عنوان اولین نسل مدارهای منطقی قابل برنامه ریزی - معرفی نسل دوم PAL ها جلسه چهارم: پیاده سازی مدارهای ترکیبی و ترتیبی مختلف بر روی شماییک PAL16R6 با مشارکت تمام دانشجویان و آموزش عملی در کلاس
سوم	۱۴۰۰/۰۹/۰۲	جلسه پنجم: معرفی ساختار بنیادی تراشه های FPGA کمپانی های مختلف: ACTEL, Xilinx و ALTERA - معرفی LUT ها به عنوان سلول پایه برنامه پذیر جلسه ششم: معرفی CLB ها در XCS4000 - کوئیز
چهارم	۱۴۰۰/۰۹/۰۹	جلسه هفتم: شروع زبان وریلاگ با مثال جلسه هشتم: تعریف ماژول - معرفی ساختار سلسله مراتبی - مفاهیم اولیه در وریلاگ
پنجم	۱۴۰۰/۰۹/۱۶	جلسه نهم: ادامه مفاهیم اولیه در وریلاگ - انواع متغیرها - الگوی عددنویسی - بردارها و آرایه ها - فراخوانی ماژولها جلسه دهم: قوانین اتصال پورتهای تودرتو - مثال از تولید سیگنال با تست بنچ

ارومیه، ابتدای جاده بند، بالاتر از کثرت ۲ کد پستی ۱۷۱۶۵-۵۷۱۶۶، صندوق پستی: ۴۱۹-۵۷۱۵۵

تلفن: ۸۱-۳۳۷۲۸۱۸۰-۰۴۴، فاکس: ۰۴۴-۳۱۹۸۰۲۵۱ آدرس پست الکترونیکی دانشگاه: info@uut.ac.ir

نامهای این دانشگاه بدون همراه اعتباری باشد

جلسه یازدهم: نصب برنامه ActiveHDL و حل مثال دسته جمعی در کلاس - مدلسازی در سطح گیتهای منطقی - مشکلات و محدودیتها	۱۴۰۰/۰۹/۲۳	ششم
جلسه دوازدهم: مدلسازی در سطح انتقال داده - معرفی عملگرها در وریلاگ با ارائه مثال		
جلسه سیزدهم: حل مثال از عملگرهای شرطی تودرتو - حل مثال از مدلسازی انتقال داده	۱۴۰۰/۰۹/۳۰	هفتم
جلسه چهاردهم: دستورات سیستمی - کار با رشته ها		
جلسه پانزدهم: معرفی روشهای بهبود طراحی دیجیتال - معرفی سیستم پایپ لاین - برنامه نویسی در سطح انتقال داده	۱۴۰۰/۱۰/۰۷	هشتم
جلسه شانزدهم: حل مثال بهینه سازی طراحی در فصل انتقال داده - کوئیز		
جلسه هفدهم: شروع فصل مدلسازی رفتاری - معرفی ساختارهای موازی با دستورات initial و always	۱۴۰۰/۱۰/۱۴	نهم
جلسه هجدهم: آزمون میانترم		
جلسه نوزدهم: معرفی انواع انتسابها در سطح رفتاری (Blocking و Non-Blocking) - ارائه مثال	۱۴۰۰/۱۰/۲۱	دهم
جلسه بیستم: مکانیزم کلی کدنویسی در سطح رفتاری با جداسازی بلوکهای ترکیبی و ترتیبی - ارائه مثال آکومولاتور		
جلسه بیست و یکم: مثال برنامه نویسی پایپ لاین - معرفی ساختارهای شرطی if-else و case با بررسی شرایط سنتر	۱۴۰۰/۱۰/۲۸	یازدهم
جلسه بیست و دوم: مثال آشکارساز رشته بدون استفاده از FSM		
جلسه بیست و سوم: معرفی روش کدنویسی با FSM - یادآوری FSM - معرفی ماشینهای Moore و Mealy	۱۴۰۰/۱۱/۰۵	دوازدهم
جلسه بیست و چهارم: مثال فر برقی - رسم FSM + کدنویسی وریلاگ + مازول تست بنچ		
جلسه بیست و پنجم: مثال آشکارساز رشته - رسم FSM + کدنویسی + مازول تست بنچ		
جلسه بیست و ششم: معرفی حلقه ها در وریلاگ - مثال کنترلر هوشمند چراغ راهنما - رسم FSM + کدنویسی وریلاگ با ورود وقفه ها در برنامه اصلی + مازول تست بنچ	۱۴۰۰/۱۱/۱۲	سیزدهم
جلسه بیست و هفتم: مثال تقسیم کننده فرکانس بر ۳ - رسم FSM + کدنویسی وریلاگ +	۱۴۰۰/۱۱/۱۹	چهاردهم

ارومیه، ابتدای جاده بند، بالاتر از کثرت ۲ کد پستی ۱۷۱۶۵-۵۷۱۶۶، صندوق پستی: ۴۱۹-۵۷۱۵۵

تلفن: ۰۴۴-۳۳۷۲۸۱۸۰، فاکس: ۰۴۴-۳۳۷۲۸۱۸۰، آدرس پست الکترونیکی دانشگاه: info@uut.ac.ir

نامهای این دانشگاه بدون مرقعه اعتباری باشد

ماژول تست بنچ - کوئیز		
جلسه بیست و هشتم: معرفی توابع task و function با ارائه مثال		
جلسه بیست و نهم: آموزش نرم افزار ISE برای شبیه سازی و سنتز روی FPGA	۱۴۰۰/۱۱/۲۶	پانزدهم
جلسه سی ام: تعریف سنتز - مروری بر کلیه دستورات قابل سنتز		
جلسه سی و یکم: ساختارهای قابل سنتز - مفهوم سنتز - تغییر کد برای سنتز روی تراشه	۱۴۰۰/۱۲/۰۳	شانزدهم
جلسه سی و دوم: سنتز بر روی FPGA بصورت عملی با بوردهای آموزشی SPARTAN6		

نحوه ارزشیابی: نمره پایان ترم ۸ نمره (دوازده نمره)، میان ترم ۵ نمره (پنج نمره)، تکالیف ۴ نمره (دو نمره)، کوئیز ۲ نمره (یک نمره)، ارائه Case Study حداکثر ۳ نمره

منابع درسی: برای تدریس این درس، زبان وریلاگ و سنتز روی FPGA با استفاده از یک منبع زبان فارسی و ۴ منبع زبان انگلیسی به شرح زیر انجام می شود:

۱- کتاب:

"طراحی و مدلسازی مدارهای دیجیتال با Verilog HDL" نوشته حسین کریمیان، فریبا حیدری، نشر علم عمران، سال ۱۳۸۲، به شماره شاپک: ۹۶۴-۹۴۳۴۳-۳-X (این کتاب در چاپ و تکثیر دانشگاه در دسترس دانشجویان قرار گرفته است)

۲- کتاب:

Verilog HDL: A Guide to Digital Design and Synthesis, Second Edition, By: Samir Palnitkar, SunSoft Press
(این کتاب از طریق کانال درسی در شبکه مجازی در دسترس دانشجویان قرار گرفته است)

۳- کتاب:

Verilog Golden Reference Guide, By: Dolous, Cadence Design Systems Inc
(این کتاب از طریق کانال درسی در شبکه مجازی در دسترس دانشجویان قرار گرفته است)

۴- کتاب:

Verilog HDL Synthesis, A Practical Primer, By: J. Bhasker, Star Galaxy Publishing
(این کتاب از طریق کانال درسی در شبکه مجازی در دسترس دانشجویان قرار گرفته است)

۵- کتاب:

Advanced Digital Design with the Verilog FPGA, By: Michael D. Ciletti, Prentice-Hall of India
(این کتاب بصورت ترجمه در بازار موجود است و نسخه اصلی آن به زبان انگلیسی از طریق کانال درسی در شبکه مجازی در دسترس دانشجویان قرار گرفته است)

۶- کتاب:

Verilog Digital System Design, By: Zainalabedin Navabi, McGraw-Hill
(این کتاب بصورت ترجمه در بازار موجود است و نسخه اصلی آن به زبان انگلیسی از طریق کانال درسی در شبکه مجازی در دسترس دانشجویان قرار گرفته است)

ارومیه، ابتدای جاده بند، بالاتر از کثرت ۲ کد پستی ۱۷۱۶۵-۵۷۱۶۶، صندوق پستی: ۴۱۹-۵۷۱۵۵

تلفن: ۸۱-۳۳۷۲۸۱۸۰-۰۴۴، فاکس: ۳۱۹۸۰۲۵۱-۰۴۴ آدرس پست الکترونیکی دانشگاه: info@uut.ac.ir

نامه های این دانشگاه بدون مهر فاقد اعتبار می باشد

وسایل کمک آموزشی:

۱- لپ تاب

۲- مورد آموزشی تراشه مدل SPARTAN6-SLX9 کمپانی Xilinx مونتاژ شده توسط شرکت "ره پویان علم و صنعت آوا" تهیه شده و یک جلسه برای تست و معرفی در کلاس درس استفاده می شود.

۳- مورد آموزشی تراشه مدل SPARTAN6-SLX9 مونتاژ شده توسط شرکت "پازج" تهیه شده و معرفی در کلاس درس استفاده می شود.

تاریخ تنظیم: آبان ۱۴۰۰

سارنگ کاظمی نیا



م#محل امضا ۱#م

ارومیه، ابتدای جاده بند، بالاتر از کثرت ۲ کد پستی ۱۷۱۶۵-۵۷۱۶۶، صندوق پستی: ۴۱۹-۵۷۱۵۵

تلفن: ۸۱-۳۳۷۲۸۱۸۰-۰۴۴، فاکس: ۳۱۹۸۰۲۵۱-۰۴۴ آدرس پست الکترونیکی دانشگاه: info@uut.ac.ir

نامهای این دانشگاه بدون مهر فاقد اعتباری باشد